PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-276486

(43) Date of publication of application: 07.11.1989

(51)Int.CI.

G11C 11/34

H01L 27/04 H01L 27/10

(21)Application number: 63-106979

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

27.04.1988


(72)Inventor: KUMANOTANI MASAKI

(54) SEMICONDUCTOR STORAGE DEVICE

(57)Abstract:

PURPOSE: To decrease energy consumption by providing two pairs of substrate bias voltage generating circuits and controlling operation in correspondence to a non-selecting condition, etc.

CONSTITUTION: Two pairs of substrate bias voltage generating circuits 10 and 20 and for the circuit 10, the oscillation stop of a ring oscillator 11 is stopped through a NOR gate 16, to which a low address strobe RAS is supplied. Then, the circuit 10 is operated only when a semiconductor storage is in the non- selecting condition and the energy consumption can be reduced in a selecting condition. On the other hand, for the circuit 20, the stop of a ring oscillator 21 is samely controlled by a NOR gate 22 to be controlled by a NOR gate 29, to which the strobe RAS is added. Then, the circuit 20 is operated until a substrate voltage arrives at a prescribed



value and after the arrival, the operation is stopped in the non-selecting condition. Then, the energy consumption is reduced in the non-selecting condition as well. Thus, the semiconductor storage device of the small energy consumption can be obtained.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

19 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A) 平1-276486

⑤Int. Cl. ⁴ G 11 C H 01 L

識別記号 3 5 4

庁内整理番号 F-8522-5B

⑩公開 平成1年(1989)11月7日

3 2 5

-7514-5F -8624-5F審査請求 未請求 請求項の数 1 (全7頁)

図発明の名称

半導体記憶装置

②特 願 昭63-106979

22出 昭63(1988) 4 月27日

冗発 明 沯

熊 野 谷

正 樹

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

勿出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

個代 理 弁理士 大岩 増雄 外2名

1. 発明の名称

半導体記憶装置

2. 特許請求の範囲

半導体基板と、前記半導体基板にパイアス電圧 を印加するための第1および第2のパイアス手段 と、前記半導体基板のパイアス電位の変化を検出 する基板電位検出手段とを備えた半導体記憶装置 において、

前記第1のパイアス手段は非選択状態のときに 活性化されかつ前記第2のパイアス手段よりもパ イアス能力が低くなるように構成されていて、

前記第2のパイアス手段は、前記基板電位検出 手段によって前記基板電位が所定のレベルに達し たことを検出するまでパイアス電圧を前記基板に 供給し、所定のレベルに違した後、前記選択制御 信号が非選択状態になったときにパイアス電圧の 供給を停止するように構成されることを特徴とす る、半導体記憶装置。

3. 発明の詳細な説明

[産衆上の利用分野]

この発明は半導体記憶装置に関し、特に、ダイ ナミック型半導体記憶装置において、少ない消費 電力で基板パイアス電圧を発生できるような半導 体記憶装置に関する。

[従来の技術]

近年、パーソナルコンピュータの普及が著しく なってきており、特に、最近では携帯型パーソナ ルコンピュータに対する需要が増大してきている。 携帯型パーソナルコンピュータに用いられる記憶 装置は、低消費電力のものが要求される。このよ うな記憶装置として、通常はダイナミック型半導 体記憶装置またはスタティック型半導体記憶装置 が用いられる。このうち、ダイナミック型半導体 記憶装置では、特に非選択状態において基板パイ アス電圧を発生する回路における消費電力が全消 費電力の大部分を占めているため、これを低減す る必要がある。

このようなパイアス電圧発生回路における消費 電力を低減するために、たとえば K. Sato.

e t a l. *A 2 0 n s S t a t i c C o l u m n 1 M b D R A M i n C M O S T e c h n o l o g y . * 1 9 8 5 I E E E I S S C C D i g . T e c h . P a p . 2 5 4 - 2 5 5 に記載されているごとく、 2 種類の基板パイアス発生回路を設け、一方のパイアス能力の低いパイアス回路を常時動作させ、他方のパイアス能力の高いパイアス回路を基板単位に応じて間欠的に動作させる方法が考案されている。

第4図は上述の従来の基板パイアス電圧発生回路の一例を示す電気回路図である。第4図において、第1の基板パイアス電圧発生回路1は、リングオシレータ11とインパータ12とコンデンサ13とnチャネルトランジスタ14,15とを含んで構成される。リングオシレータ11の出力はインパータ12によって反転され、コンデンサ13を介してnチャネルトランジスタ14のゲートとドレインに与えられるとともに、nチャネルトランジスタ14のソースは接地され、n

ORゲート29の他方入力端には、選択状態を示すRAS信号が与えられる。このNORゲート29の出力は前述のNORゲート22の他方入力端に与えられる。

第5図は第4図に示した従来の基板パイアス電 圧発生回路の動作を説明するための波形図である。

まず、第5図および第4図を参照して、第1の基板パイアス電圧発生回路1の動作について説明する。リングオシレータ11の出力が接地電位GNDになっていて、インパータ12の出力が電源で位Vccになるステップ1において、ノードN、の電圧はコンデンサ13による容量結合により、電板管位Vccまで高くなろうとする。しかし、ノードN、の電圧がnチャネルトランジスタ14のしきい値電圧Vr2まで上昇すると、nチャネルトランジスタ14が導通状態になって、それ以上の電圧上昇が抑えられ、これによってノードN、は電圧Vr2に保たれる。

次に、リングオシレータ11の出力が電源電位 Vccまで上昇し、インバータ12の出力が接地 チャネルトランジスタ 1 5 のゲートとソースが接続される。

一方、第2の基板バイアス電圧発生回路2はり ングオシレータ21とNORゲート22、29と インパータ23、24とコンデンサ25とnチャ ネルトランジスタ26、27と基板電位検出回路 28とを含んで構成されている。 リングオシレー タ21の出力はNORゲート22の一方入力端に 与えられ、NORゲート22の出力はリングオシ レータ21に与えられるとともに、インパータ2 3. 24 およびコンデンサ25を介してnチャネ ルトランジスタ26のゲートとドレインに与えら れ、さらにnチャネルトランジスタ27のドレイ ンに与えられる。 n チャネルトランジズク26の ソースは接地され、nチャネルトランジスタ27 のゲートはソースに接続され、さらに第1の基板 バイアス電圧発生回路1の出力に接続される。 基 板電位後出回路28は図示しない半導体基板の電 位を検出するものであって、その検出出力N。は NORゲート29の一方入力端に与えられる。N

次に、第2の基板パイアス電圧発生回路2の動作について説明する。第1の基板パイアス電圧発生回路1においては、リングオシレータ 1 1 が常

・時動作しているため、ノードN^は第5図(b) に示す彼形の電圧 V 、が現われるが、第2の基板 パイアス電圧発生回路2においては、NORゲー ト22の出力により、リングオシレータ21の動 作が制御される。すなわち、ノードNcの電圧が "L" レベルのときはNORゲート22の出力が "H" レベルになるため、リングオシレータ21 は発振するが、ノードNcの電圧が"H"レベル のときには、NORゲート22の出力が *L* レ ベルになるため、リングオシレータ21は発振し ない。 また、ノードNcの低圧は、さらにNO Rゲート29によっても制御される。すなわち、 RASが選択された状態を示す"H"レベルのと きには、基板電位検出回路28の出力N。のレベ ルにかかわらず、ノードNcの抵圧は"L"レベ ルとなる。RAS信号が非選択状態を示す"L" レベルのときには、基板電位検出回路28の出力 Νο のレベルが "Η" レベルのときにはノードN cの電圧が『L"レベルとなり、出力N。のレベ ルが "L" レベルのときには、ノードNcの低圧

は "H" レベルとなる。基板電位铰出回路 2 8 は 基板電圧 V 8 8 のレベルを常時監視していて、所定のレベルに達する前には "H" レベルの信号を出力し、所定のレベルに達すると "L" レベルの 信号を出力する。

なお、リングオシレータ21が発掘しているときの動作は、第1の基板パイアス電圧発生回路1の動作とほぼ同一であるが、そのパイアス能力がより高くなるように構成されているので、より急速に基板電圧Vaseに下させることができる。

第1の基板パイアス電圧発生回路1におけるノードN』と第2の基板パイアス電圧発生回路2のノードNBの電圧レベル波形を、このダイナミック型半導体記憶装置の選択制御信号RASとともに示すと、第5図に示すようになる。すなわち、リングオシレータ11は常時動作しているため、第1の基板パイアス電圧発生回路1のノードN』における電圧V』は第5図(b)に示すようになる。しかしながら、リングオシレータ21は、この記憶装置が非選択の状態において、基板電圧Vの記憶装置が非選択の状態において、基板電圧V

6 8 のレベルが所定のレベルに達したときには、 売扱を停止するので、第2の基板パイアス電圧発 生回路2におけるノードN 8 の電圧 V 8 は第5図 (c),(d)に示すようになり、非選択の状態 における消費電力が低減される。なお、何らかの 理由により、基板電圧 V 8 8 のレベルが所定のレ ベルより送くなった場合には、再びリングオシレ ータ21が発振して、急速に基板電圧 V 8 8 を所 定のレベルにまで低下させる。

第6図は第4図に示した基板電位校出回路の一例を示した電気回路図である。第6図において、電源電位Vccと基板電圧Vaaとの間にはpチャネルトランジスタ281とnチャネルトランジスタ281のドレインには電源電位Vccが与えられ、ソースはnチャネルトランジスタ282のソースがnチャネルトランジスタ283のドレインとゲートに接続される。nチャネルトランジスタ283のパレインとサートに接続される。nチャネルトランジスタ283のパレインとサートに接続される。nチャネルトランジスタ283のパースには

基板電圧 V a a が与えられる。 p チャネルトランジスタ 2 8 1 のゲートと n チャネルトランジスタ 2 8 2 のゲートは接地される。 p チャネルトランジスタ 2 8 2 の ドレインの接続点である ノード N 1 には、インパータ 2 8 4 の 出力はインパータ 2 8 5 を介して前述の第4 図に示した N O R ゲート 2 9 の他方入力端に接続される。

nチャネルトランジスタ282、283のそれぞれのしきい値域圧をVo²、Vo³、とすると、Vo³、とすると、Vo³、とすると、Vo³、のときには、nチャネルトランジスタ282は非斑通であるため、ノードN1のレベルはpチャネルトランジスタ281が遅通していることにより、 H°レベルとなる。このノードN1の電圧はインバータ284、285を介して出力されるので、出力Noは H°レベルとなる。次に、Vo³、Oときには、nチャネルトランジスタ282が遅通状態となる。このとき、pチャネルトラン

ジスタ281とnチャネルトランジスタ282の サイズの比を適当に選んでおけば、ノードN1の レベルを "L" レベルにすることができる。すな わち、出力N。は "L" レベルとなる。

[発明が解決しようとする課題]

上述のごとく、従来の半導体記憶装置においては、2種類の基板パイアス群圧発生回路1,2を有しており、記憶装置が選択された状態においては、両方の基板パイアス常圧発生回路1,2が動作するために、消費権力が増大してしまうという問題点があった。

それゆえに、この発明の主たる目的は、記憶装置が選択された状態において、一方の基板パイアス電圧発生回路の動作を停止することにより、少ない消費電力で基板パイアス電圧を発生することのできるような半導体記憶装置を提供することである。

[課題を解決するための手段]

この発明は半導体基板と、この半導体基板にバイアス電圧を印加するための第1および第2のバ

る基板パイアスに関連する部分の構成について説 明する。RASパッファ3には、行アドレススト ローブ信号であって、記憶装置の選択制御信号を 兼ねるRAS信号が与えられる。また、CASパ ッファ5には列アドレスストローブ信号としての CAS信号が与えられる。さらに、アドレスバッ ファ4にはアドレス信号Ao, A₁…A_n が与え · られる。アドレスパッファ 4 は R A S 信号および CAS信号のそれぞれの立下がりタイミングで行 アドレスと列アドレスを取込み、このアドレスに よってメモリセルアレイ6の番地を指定してデー タの杏込あるいは銃出を行なう。RASパッファ 3からは RAS 信号を反転した RAS 信号が出力 され、基板パイアス電圧発生回路10, 20に与 えられる。そして、基板パイアス電圧発生回路1 0. 20から出力される電圧Vas がパイアス電 圧として半導体基板に供給される。

第2図はこの発明の一実施例を示す抵気回路図である。第2図において、基板バイアス電圧発生 回路は第1の基板バイアス電圧発生回路は第1の基板バイアス電圧発生回路は イアス手段と、半導体基板のバイアス電位の変化を検出する基板電位検出手段とを励えた半導体記憶装置であって、第1のバイアス手段は非選択状態のときに活性化されかつ第2のバイアス手段は基板電位検出手段は、第2のバイアス手段は基板電位検出手段によって基板電位が所定のレベルに達したこと、所定のレベルに達した後、選択信号が非選択状態になったときにバイアス電圧の供給を停止するように構成したものである。

[作用]

この発明に係る半導体記憶装置は、記憶装置が 選択された状態において、一方のバイアス手段の 動作を停止させるようにしたので、少ない消費型 力で基板パイアス電圧を発生することができる。

[発明の実施例]

第1図はこの発明の一実施例が適用される半導体記憶装置の要部を示す概略プロック図である。 まず、第1図を参照して、半導体記憶装置におけ

2の基板バイアス電圧発生回路20とによって構成されるが、第2の基板バイアス電圧発生回路20は前途の第4図に示した第2の基板バイアス電圧発生回路2と同様にして構成される。第1の基板バイアス電圧発生回路10は、以下の第4図に示した第1の基板バイアス電圧発生回路10は表現バイアス電圧発生回路10は表現がイアス電圧発生回路10は表現が一夕11とインバータ12との間にはNORゲート16とインバータ17が接続され、NORゲート16の一方入力端にはリングオシレータ11の出力が与えられ、他方入力端にはカカはインバータ17に与えられている。

第3図は第2図に示した基板パイアス 低圧発生 回路の動作を説明するための彼形図である。

次に、第3図を参照して、第2図の動作について説明する。なお、第2の基板パイアス指圧発生 回路20の動作は第4図に示した第2の基板パイ アス電圧発生回路2と同じであるため、第1の基

特開平1-276486(5)

板パイアス電圧発生回路10の動作についてのみ 説明する。第2図において、RAS信号が"H" レベルになると、NORゲート16の出力が ゚L゚ レベルになるため、リングオシレータ11の発掘 が停止する。これによって、リングオシレータ1 1は非選択状態のときにのみ発援するため、選択 状態のときにおける消費電力が低減される。すな わち、第3図(a)に示すように、RAS信号が "H"レベルになって、非選択状態のときにはノ ードNAの低圧VAは第3図(b)に示すように、 リングオシレータ11が発掘して第1の基板バイ アス危圧が半導体基板に与えられる。RAS信号 が *L* レベルになると、第3図 (d) に示すよ うに、第2の基板パイアス世圧発生回路20にお けるリングオシレータ21は基板電圧が所定のレ ベルに達するまでは発振動作を行ない、所定のレ ベルに達した後、非選択状態になったときに発振 を停止するので、非選択状態のときにおける消費 電力を低減できる。

. [発明の効果]

した従来の基板パイアス電圧発生回路における基 板電位検出回路を示す電気回路図である。


図において、10は第1の基板パイアス電圧発生回路、11、21はリングオシレータ、12、17、23、24はインパータ、13、25はコンデンサ、14、15、26、27は n チャネルトランジスタ、16、22、29はNORゲート、20は第2の基板パイアス階圧発生回路、28は基板電位検出回路を示す。

代 理 人 大 岩 增 雄

以上のように、この発明によれば、第1のパイアス手段は非選択状態のときにのみ動作するようにしたので、選択状態のときにおける消費電力を低減でき、第2のパイアス手段は基板電圧が所定のレベルに達するまでは動作し、所定のレベルに達するまでは動作し、所定のレベルに達するまでは動作し、所定のレベルに 違した後は非選択状態のときにその動作を停止するようにしたので、非選択状態のときにおける消費電力も低減され、消費電力の少ない半導体記憶 装置を得ることができる。


4. 図面の簡単な説明


第1図はこの発明の一実施例が適用された半導体記憶装置の要部を示す機略プロック図である。第2図はこの発明の一実施例の電気回路図である。第3図はこの発明の一実施例における基板バイアス電圧発生回路のノードNa、Naの電圧レベルの変化を示す波形図である。第4図は従来の基板バイアス電圧発生回路を示す電気回路図である。第5図は第4図に示した従来の基板バイアス電圧発生回路におけるノードNa、Naの電圧レベルの変化を示す波形図である。第6図は第4図に示




特開平1-276486(6)

第5図





(a) RAS



手統補正 杏 (自発)

平路 1年 5月 8日

特許庁長官殿

- 1. 事件の表示 特顯昭 63-10697 201号
- 2. 発明の名称 半 導 体 記 憶 装 屋
- 3. 補正をする者

事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目2番3号 名 称 (601)三菱電機株式会社 代表者 志 岐 守 哉

4.代理人 住所 東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内

氏 名 (7375)弁理士 大 岩 増 雄 (連絡先03(213)3421特許節) 5、補正の対象 図面の第6図

6、補正の内容

(1) 図面の第6図を別紙のとおり補正する。

以上



方式

第 6 図

